新书推荐《半导体先进封装技术》

◆图书简介◆

《半导体先进封装技术》作者在半导体封装领域拥有40多年的研发和制造经验。《半导体先进封装技术》共分为11章，重点介绍了先进封装，系统级封装，扇入型晶圆级/板级芯片尺寸封装，扇出型晶圆级/板级封装，2D、2.1D和2.3D IC集成，2.5D IC集成，3D IC集成和3D IC封装，混合键合，芯粒异质集成，低损耗介电材料和先进封装未来趋势等内容。通过对这些内容的学习，能够让读者快速学会解决先进封装问题的方法。

《半导体先进封装技术》可作为高等院校微电子学与固体电子学、电子科学与技术、集成电路科学与工程等专业的高年级本科生和研究生的教材和参考书，也可供相关领域的工程技术人员参考。

点击右方二维码进入图书

前言

第1章　先进封装1

1.1　引言1

1.2　半导体的应用1

1.3　系统技术的驱动力1

1.3.1　AI 1

1.3.2　5G 2

1.4　先进封装概述3

1.4.1　先进封装种类3

1.4.2　先进封装层级3

1.5　2D扇出型（先上晶）IC集成5

1.6　2D倒装芯片IC集成5

1.7　PoP、SiP和异质集成6

1.8　2D扇出型（后上晶）IC集成8

1.9　2.1D倒装芯片IC集成8

1.10　含互连桥的2.1D倒装芯片IC集成9

1.11　含互连桥的2.1D扇出型IC集成9

1.12　2.3D扇出型（先上晶）IC集成10

1.13　2.3D倒装芯片IC集成10

1.14　2.3D扇出型（后上晶）IC集成11

1.15　2.5D（C4凸点）IC集成12

1.16　2.5D（C2凸点）IC集成12

1.17　微凸点3D IC集成13

1.18　微凸点芯粒3D IC集成14

1.19　无凸点3D IC集成14

1.20　无凸点芯粒3D IC集成15

1.21　总结和建议15

参考文献16

第2章　系统级封装22

2.1　引言22

2.2　片上系统22

2.3　SiP概述23

2.4　SiP的使用目的23

2.5　SiP的实际应用23

2.6　SiP举例24

2.7　SMT25

2.7.1　PCB26

2.7.2　SMD28

2.7.3　焊膏29

2.7.4　模板印刷焊膏和自动光学检测30

2.7.5　SMD的拾取和放置32

2.7.6　对PCB上的SMD的AOI33

2.7.7　SMT焊料回流33

2.7.8　缺陷的AOI和X射线检测34

2.7.9　返修35

2.7.10　总结和建议36

2.8　倒装芯片技术36

2.8.1　基于模板印刷的晶圆凸点成型技术37

2.8.2　C4晶圆凸点成型技术38

2.8.3　C2晶圆凸点成型技术40

2.8.4　倒装芯片组装——C4/C2凸点批量回流（CUF）40

2.8.5　底部填充提升可靠性42

2.8.6　倒装芯片组装——C4/C2凸点的小压力热压键合（CUF）44

2.8.7　倒装芯片组装——C2凸点的大压力热压键合（NCP）45

2.8.8　倒装芯片组装——C2凸点的大压力热压键合（NCF）45

2.8.9　一种先进的倒装芯片组装——C2凸点液相接触热压键合47

2.8.10　总结和建议53

参考文献54

第3章　扇入型晶圆级/板级芯片尺寸封装63

3.1　引言63

3.2　扇入型晶圆级芯片尺寸封装（WLCSP）65

3.2.1　封装结构65

3.2.2　WLCSP的关键工艺步骤67

3.2.3　WLCSP在PCB上的组装68

3.2.4　WLCSP在PCB上组装的热仿真68

3.2.5　总结和建议74

3.3　扇入型板级芯片尺寸封装（PLCSP）75

3.3.1　测试芯片75

3.3.2　测试封装体76

3.3.3　PLCSP工艺流程77

3.3.4　PLCSP的PCB组装83

3.3.5　PLCSP PCB组装的跌落试验84

3.3.6　PLCSP PCB组装的热循环试验86

3.3.7　PLCSP PCB组装的热循环仿真92

3.3.8　总结和建议95

3.4　6面模塑晶圆级芯片尺寸封装96

3.4.1　星科金朋的eWLCSP97

3.4.2　联合科技的WLCSP97

3.4.3　矽品科技的mWLCSP97

3.4.4　华天科技的WLCSP99

3.4.5　矽品科技和联发科的mWLCSP99

3.4.6　总结和建议102

3.5　6面模塑板级芯片尺寸封装102

3.5.1　6面模塑PLCSP的结构102

3.5.2　晶圆正面切割和EMC模塑104

3.5.3　背面减薄和晶圆背面模塑104

3.5.4　等离子体刻蚀和划片106

3.5.5　测试的PCB106

3.5.6　6面模塑PLCSP在PCB上的SMT组装106

3.5.7　6面模塑PLCSP的热循环试验108

3.5.8　6面模塑PLCSP的PCB组装热循环仿真111

3.5.9　总结和建议115

参考文献115

第4章　扇出型晶圆级/板级封装124

4.1　引言124

4.2　扇出型（先上晶且面朝下）晶圆级封装（FOWLP）125

4.2.1　测试芯片125

4.2.2　测试封装体126

4.2.3　传统的先上晶（面朝下）晶圆级工艺127

4.2.4　异质集成封装的新工艺128

4.2.5　干膜EMC层压128

4.2.6　临时键合另一块玻璃支撑片128

4.2.7　再布线层130

4.2.8　焊球植球131

4.2.9　最终解键合131

4.2.10　PCB组装134

4.2.11　异质集成的可靠性（跌落试验）135

4.2.12　总结和建议137

4.3　扇出型（先上晶且面朝下）板级封装（FOPLP）137

4.3.1　测试封装体的异质集成138

4.3.2　一种新的Uni-SIP工艺140

4.3.3　ECM面板的干膜层压140

4.3.4　Uni-SIP结构的层压141

4.3.5　新ABF的层压、激光钻孔、去胶渣141

4.3.6　激光直写图形和PCB镀铜144

4.3.7　总结和建议145

4.4　扇出型（先上晶且面朝上）晶圆级封装146

4.4.1　测试芯片146

4.4.2　工艺流程146

4.5　扇出型（先上晶且面朝上）板级封装148

4.5.1　封装结构148

4.5.2　工艺流程148

4.6　扇出型（后上晶或先RDL）晶圆级封装150

4.6.1　IME的先RDL FOWLP151

4.6.2　测试结构151

4.6.3　先RDL关键工艺步骤152

4.6.4　先RDL FOWLP的PCB组装154

4.7　扇出型（后上晶或先RDL）板级封装154

4.7.1　测试芯片154

4.7.2　测试封装体154

4.7.3　异质集成用先RDL板级封装157

4.7.4　RDL基板的制作157

4.7.5　晶圆凸点成型160

4.7.6　芯片-基板键合160

4.7.7　底部填充和EMC模塑162

4.7.8　面板/条带转移163

4.7.9　阻焊层开窗和表面处理163

4.7.10　植球、解键合和条带切割163

4.7.11　先RDL板级封装的PCB组装165

4.7.12　跌落试验结果和失效分析165

4.7.13　热循环试验结果和失效分析169

4.7.14　热循环仿真174

4.7.15　总结和建议175

4.8　Mini-LED RGB显示器的扇出型板级封装176

4.8.1　测试mini-LED177

4.8.2　测试mini-LED RGB显示器的SMD封装178

4.8.3　RDL和mini-LED RGB SMD制造179

4.8.4　PCB组装182

4.8.5　跌落试验185

4.8.6　热循环仿真185

4.8.7　总结和建议191

参考文献191

第5章　2D、2.1D和2.3D IC集成200

5.1　引言200

5.2　2D IC集成——引线键合200

5.3　2D IC集成——倒装芯片201

5.4　2D IC集成——引线键合和倒装芯片201

5.5　RDL202

5.5.1　有机RDL202

5.5.2　无机RDL202

5.5.3　混合RDL202

5.6　2D IC集成——扇出型（先上晶）203

5.6.1　HTC的Desire 606W203

5.6.2　4颗芯片异质集成203

5.7　2D IC集成——扇出型（后上晶）205

5.7.1　IME的后上晶扇出型封装205

5.7.2　Amkor的SWIFT206

5.7.3　Amkor的SLIM207

5.7.4　矽品科技的混合RDL扇出208

5.7.5　欣兴电子的扇出型后上晶工艺209

5.8　2.1D IC集成210

5.8.1　Shinko的i-THOP210

5.8.2　日立的2.1D有机转接板212

5.8.3　日月光的2.1D有机转接板212

5.8.4　矽品科技的2.1D有机转接板213

5.8.5　长电科技的uFOS215

5.8.6　英特尔的EMIB216

5.8.7　应用材料的互连桥217

5.8.8　台积电的LSI217

5.9　2.3D IC集成217

5.10　采用SAP/PCB法的2.3D IC集成218

5.10.1　Shinko的无芯板有机转接板218

5.10.2　思科的有机转接板219

5.11　采用扇出型（先上晶）技术的2.3D IC集成220

5.11.1　星科金朋的2.3D eWLB220

5.11.2　联发科的扇出型（先上晶）技术222

5.11.3　日月光的FOCoS（先上晶）223

5.11.4　台积电的InFO_oS和InFO_MS224

5.12　采用扇出型（后上晶）技术的2.3D IC集成225

5.12.1　矽品科技的NTI225

5.12.2　三星的无硅RDL转接板225

5.12.3　日月光的FOCoS（后上晶）228

5.12.4　台积电的多层RDL转接板229

5.12.5　Shinko的2.3D有机转接板229

5.12.6　欣兴电子的2.3D RDL转接板232

5.13　总结和建议247

参考文献247

第6章　2.5D IC集成251

6.1　引言251

6.2　Leti的SoW技术（2.5D IC集成技术的起源）251

6.3　IME的2.5D IC集成技术252

6.3.1　2.5D IC集成的三维非线性局部及全局分析252

6.3.2　用于电气和流体互连的2.5D IC集成技术254

6.3.3　双面堆叠无源TSV转接板256

6.3.4　作为应力（可靠性）缓冲的TSV转接板257

6.4　中国香港科技大学双面集成芯片的TSV转接板技术258

6.5　中国台湾“工业技术研究院”的2.5D IC集成259

6.5.1　双面集成芯片TSV转接板的热管理259

6.5.2　应用于LED含嵌入式流体微通道的TSV转接板260

6.5.3　集成有片上系统和存储立方的TSV转接板262

6.5.4　半嵌入式TSV转接板263

6.5.5　双面粘接芯片的TSV转接板264

6.5.6　双面集成芯片的TSV转接板266

6.5.7　TSH转接板268

6.6　台积电的CoWoS技术270

6.7　赛灵思/台积电的2.5D IC集成270

6.8　Altera/台积电的2.5D IC集成273

6.9　AMD/联电的2.5D IC集成273

6.10　英伟达/台积电的2.5D IC集成274

6.11　台积电CoWoS路线图275

6.12　2.5D IC集成的近期进展276

6.12.1　台积电的集成有深槽电容CoWoS276

6.12.2　IME 2.5D IC集成的非破坏性失效定位方法277

6.12.3　Fraunhofer的光电转接板277

6.12.4　Dai Nippon/AGC的玻璃转接板278

6.12.5　富士通的多层玻璃转接板280

6.13　总结和建议280

参考文献281

第7章　3D IC集成和3D IC封装287

7.1　引言287

7.2　3D IC封装287

7.2.1　3D IC封装——引线键合式存储芯片堆叠287

7.2.2　3D IC封装——面对面键合后引线键合到基板291

7.2.3　3D IC封装——背对背键合后引线键合到基板292

7.2.4　3D IC封装——面对面键合后通过凸点/焊球到基板上293

7.2.5　3D IC封装——面对背296

7.2.6　3D IC封装——SiP中的埋入式芯片（面对面）296

7.2.7　3D IC封装——采用倒装芯片技术的PoP298

7.2.8　3D IC封装——采用扇出技术的PoP300

7.2.9　总结和建议303

7.3　3D IC集成303

7.3.1　3D IC集成——HBM标准303

7.3.2　3D IC集成——HBM组装305

7.3.3　3D IC集成——采用TSV的芯片堆叠307

7.3.4　3D IC集成——采用TSV的无凸点混合键合芯片堆叠311

7.3.5　3D IC集成——无TSV的无凸点混合键合芯片堆叠313

7.3.6　总结和建议313

参考文献314

第8章　混合键合319

8.1　引言319

8.2　Cu-Cu TCB319

8.2.1　Cu-Cu TCB的一些基本原理319

8.2.2　IBM/RPI的Cu-Cu TCB321

8.3　室温Cu-Cu TCB321

8.3.1　室温Cu-Cu TCB的一些基本原理321

8.3.2　NIMS/AIST/东芝/东京大学的室温Cu-Cu TCB322

8.4　SiO2-SiO2 TCB322

8.4.1　SiO2-SiO2 TCB的一些基本原理322

8.4.2　麻省理工学院的SiO2-SiO2 TCB324

8.4.3　Leti/ 飞思卡尔/意法半导体的SiO2-SiO2 TCB325

8.5　低温DBI326

8.5.1　低温DBI的一些基本原理326

8.5.2　有TSV的索尼CMOS图像传感器328

8.5.3　无TSV（混合键合）的索尼CMOS图像传感器329

8.6　低温混合键合的近期发展332

8.6.1　IME混合键合的热机械性能332

8.6.2　台积电的混合键合335

8.6.3　IMEC的混合键合338

8.6.4　格罗方德的混合键合339

8.6.5　三菱的混合键合340

8.6.6　Leti的混合键合341

8.6.7　英特尔的混合键合343

8.7　总结和建议343

参考文献344

第9章　芯粒异质集成347

9.1　引言347

9.2　DARPA在芯粒异质集成方面的工作347

9.3　SoC（片上系统）348

9.4　芯粒异质集成349

9.5　芯粒异质集成的优缺点350

9.6　应用于芯粒异质集成的先进封装351

9.6.1　有机基板上的2D芯粒异质集成351

9.6.2　有机基板上的2.1D芯粒异质集成352

9.6.3　有机基板上的2.3D芯粒异质集成353

9.6.4　硅基板（无源TSV转接板）上的2.5D芯粒异质集成354

9.6.5　硅基板（有源TSV转接板）上的3D芯粒异质集成355

9.6.6　带互连桥的有机基板上的芯粒异质集成356

9.6.7　PoP芯粒异质集成357

9.6.8　扇出型RDL基板上的芯粒异质集成358

9.7　AMD的芯粒异质集成359

9.8　英特尔的芯粒异质集成362

9.9　台积电的芯粒异质集成364

9.10　总结和建议367

参考文献367

第10章　低损耗介电材料371

10.1　引言371

10.2　为什么需要低Dk和Df的介电材料372

10.3　为什么需要低热膨胀系数的介电材料372

10.4　NAMICS材料的Dk和Df372

10.5　Arakawa材料的Dk和Df375

10.6　杜邦材料的Dk和Df376

10.7　日立/杜邦微系统材料的Dk和Df377

10.8　JSR材料的Dk和Df378

10.9　Toray材料的Dk和Df381

10.10　富士通材料的Dk和Df381

10.11　Kayaku材料的Dk和Df382

10.12　三菱材料的Dk和Df385

10.13　TAITO INK材料的Dk和Df386

10.14　浙江大学材料的Dk和Df388

10.15　总结和建议389

参考文献391

第11章　先进封装未来趋势392

11.1　引言392

11.2　COVID-19对半导体产业的影响392

11.3　COVID-19对晶圆代工行业的影响393

11.4　COVID-19对半导体客户的影响393

11.5　COVID-19对封测行业的影响394

11.6　驱动端、半导体和先进封装395

11.7　先进封装的组装工艺397

11.7.1　引线键合398

11.7.2　SMT399

11.7.3　倒装芯片技术的晶圆凸点成型400

11.7.4　有机基板上的倒装芯片技术400

11.7.5　CoC、CoW和WoW TCB以及混合键合401

11.8　扇出型先上晶（芯片面朝上）、先上晶（芯片面朝下）以及后上晶技术402

11.9　互连桥与TSV转接板405

11.10　SoC与芯粒407

11.11　高速/高频器件对材料的需求410

11.12　总结和建议411

参考文献

当前半导体产业有五个确定的增长引擎，它们分别是：①移动终端，如智能手机、智能手表、可穿戴设备、笔记本电脑和平板电脑；②高性能计算（HPC），也被称为超级计算，它能够在超级计算机上高速处理数据和进行复杂的计算；③自动驾驶汽车；④物联网（internet of things，IoT），如智慧工厂和智慧医疗；⑤用于云计算的大数据和用于边缘计算的实时数据处理。

封装技术专家正在使用各种先进的封装方法如倒装芯片、晶圆级/板级芯片尺寸封装；扇出型晶圆级/板级封装；封装堆叠（PoP）；硅通孔；2.1D、2.3D、2.5D以及3D IC集成；高带宽存储器（HBM）；多芯片模组；系统级封装（SiP）；异质集成；芯粒技术；互连桥等，以容纳（封装）面向这五类主要应用的半导体器件。

系统技术的驱动力，如5G（第五代标准宽带蜂窝网络技术）和AI（人工智能，是指任何能让计算机模拟人类智力的技术），也正在持续推动这五类半导体应用的增长。由于5G和AI的推动，半导体器件的速度不断提高、密度不断增加、焊盘节距不断减小、芯片尺寸不断增大，同时功耗也随之增加。所有这些变化都为半导体先进封装技术提供了新的机遇和挑战。

可是，对于大多数从业的工程师和管理人员以及科研工作人员而言，先进封装仍没有得到很好理解。目前无论是工业界还是学术界，都亟需一本能对当前先进封装技术进行全面讲解的书籍。《半导体先进封装技术》写作的目的就是为了让读者能快速学会解决先进封装问题的方法；通过阅读本书，还可以学习到在做系统级决策时所必须具备的折中意识。

《半导体先进封装技术》共分为11章，它们分别是：①先进封装；②系统级封装；③扇入型晶圆级/板级芯片尺寸封装；④扇出型晶圆级/板级封装；⑤2D、2.1D和2.3D IC集成；⑥2.5D IC集成；⑦3D IC集成和3D IC封装；⑧混合键合；⑨芯粒异质集成；⑩低损耗介电材料；先进封装未来趋势。

第1章先简要介绍了什么是先进封装。随后列出了16种不同的先进封装技术，并针对每一种先进封装技术给出一个案例。该章还简要讨论了技术驱动、半导体器件和封装三者之间的关系。

第2章介绍了系统级封装（SiP）技术及其组装工艺，如表面安装技术（SMT）和倒装芯片（FC）技术。该章首先还介绍了片上系统（SoC）的概念和系统级封装的概念，并对两者做出区分。

第3章详细介绍了扇入型晶圆级/板级芯片尺寸封装。该章分为4个部分：①扇入型晶圆级芯片尺寸封装；②扇入型板级芯片尺寸封装；③6面模塑晶圆级芯片尺寸封装；④6面模塑板级芯片尺寸封装。

第4章介绍了扇出型晶圆级/板级封装。该章分为6个部分：①扇出型（先上晶且面朝下）晶圆级封装；②扇出型（先上晶且面朝下）板级封装；③扇出型（先上晶且面朝上）晶圆级封装；④扇出型（先上晶且面朝上）板级封装；⑤扇出型（后上晶或先RDL）晶圆级封装；⑥扇出型（后上晶或先RDL）板级封装。

第5章简单介绍了2D、2.1D和2.3D IC集成，并就每一种封装技术给出相应案例。该章还简要介绍了再布线层（RDL）的概念，包括有机RDL、无机RDL和混合RDL。

第6章简单介绍了2.5D IC集成（或无源TSV转接板），并给出几个相应案例。该章还提及了2.5D IC集成的开端以及近期新进展。

第7章介绍了3D IC封装（无TSV）和3D IC集成（含TSV）或有源TSV转接板以及相应的案例。该章还提及了高带宽存储器（HBM）的概念。

第8章讨论了混合键合，也介绍了Cu-Cu热压键合（TCB）、SiO2-SiO2热压键合以及室温Cu-Cu热压键合。该章还简要提及了一些混合键合技术的新进展。

第9章简单介绍了芯粒异质集成及其优缺点，还简要介绍了DARPA的COSMOS、DAHI、CHIPS和SHIP项目。

第10章系统介绍了近几年文献报道的高速高频应用中介电材料的Df和Dk性质，并首先说明了为什么5G应用中需要用到低Df、Dk以及低热膨胀系数的介电材料。

第11章介绍了先进封装技术未来趋势及其组装工艺，主要是未来半导体行业SoC和芯粒发展的趋势。该章还简要讨论了COVID-19对半导体行业的影响。

《半导体先进封装技术》服务的主要对象是以下三类专业人员：①对于诸如2D扇出型（先上晶）IC集成、2D倒装IC集成、封装堆叠、系统级封装或异质集成、2D扇出型（后上晶）IC集成、2.1D倒装IC集成、2.1D含互连桥倒装IC集成、2.1D含互连桥扇出IC集成、2.3D扇出型（先上晶）IC集成、2.3D倒装IC集成、2.3D扇出型（后上晶）IC集成、2.5D（焊料凸点）IC集成、2.5D（微凸点）IC集成、微凸点3D IC集成、微凸点芯粒3D IC集成、无凸点3D IC集成以及无凸点芯粒3D IC集成等先进封装感兴趣的专业人员；②在实际生产中遭遇封装问题并想要理解和学习更多解决问题方法的技术人员；③希望为产品选择一个可靠的、创新的、高性能、高密度、低功耗以及性价比高的先进封装方法的专业人士。《半导体先进封装技术》同样也可以作为有志成为微电子、光电子行业未来的管理人员、科学家以及工程师的大学本科生和研究生的教科书。

我希望在先进封装技术快速发展的今天，当各位在面临挑战性难题的时候，《半导体先进封装技术》可以为各位提供有价值的参考。我也希望它有助于进一步推动先进封装有关的研发工作，为我们提供更多技术全面的产品。当机构或企业掌握了如何为他们的产品设计并制造先进封装技术的方法时，他们将有望在微电子、光电子行业尽享性能、功能、密度、功率、带宽、品质、尺寸以及重量多方面提升所带来的效益。我十分憧憬《半导体先进封装技术》所提供的内容可以帮助先进封装的发展破除障碍，避免无效的投入，缩短设计、材料、工艺和制造的研发周期。

◆ 作者简介：◆

刘汉诚（John H.Lau）博士，美国电气电子工程师学会（IEEE）会士、美国机械工程师学会（ASME）会士及国际微电子与封装学会（IMAPS）会士。他曾在美国加利福尼亚州惠普实验室/安捷伦公司担任资深科学家超过25年。他获得了伊利诺伊大学厄巴纳-香槟分校理论和应用力学博士学位；在半导体封装领域拥有40多年的研发和制造经验，研究领域为芯片异构集成、SiP、TSV、扇出型/扇入型晶圆级/板级封装、MEMS、mini/ micro LED、3D IC集成、SMT和焊接力学等；发表500多篇论文，发明30多项专利，举办 300多场讲座，撰写20多部教科书；获得ASME、IEEE、SME等学会颁发的多项荣誉。

◆ 译者简介：◆

蔡坚，清华大学集成电路学院研究员，IEEE高级会员，现担任中国电子学会电子制造与封装分会理事、国家集成电路封测产业链技术创新战略联盟副理事长及副秘书长、IEEE-EPS北京分会主席、电子元件与技术会议（IEEE-ECTC）技术委员会成员、国际电子封装技术会议（ICEPT）技术委员会共同主席。主要从事先进封装与系统集成技术的研究，承担过多项国家科技重大专项课题。

John H.Lau

美国加利福尼亚州帕罗奥图