大尺寸面板加工

我的职业生涯始于制造薄膜RF（蓝宝石）载板，以及传统多层板和HDI。过去的50年里，我一直在研究和制造IC载板。我深知PCB行业需要依赖半导体和射频载板的生产技术。

在制板尺寸是影响PCB生产效率、良率和成本的重要因素。如果制造商或组装商能够加工更大的在制板，那么在良率不受影响的情况下，生产率会提高，且每块PCB的成本会下降。良率是重要的工艺参数，会影响所有的成本和性能指标。良率是由缺陷密度驱动的，会影响对更大在制板尺寸的选择。在PCB制造中，不常提及缺陷密度，而缺陷密度是影响晶圆加工的主要因素。

半导体行业用Poisson模型作为缺陷密度模型预测半导体生产良率。我用这个公式的倒数来计算PCB的初通率：

其中FPY = 初通率 (%)

CI = PCB复杂性指数

A, B = 制造能力系数

1970年，我开始工作时，IC和RF载板直径为100毫米（许多是蓝宝石，因为惠普使用的是蓝宝石上的硅，而不是纯硅），PCB在制板尺寸为12”×12”(305 mm×305 mm)。由于HP-35科学计算器的普及，1972年，我们在镀镍和银的12”×16”在制板的新型高温层压板上制作LED COB载板(用于热压键合)。为了降低成本并提高生产率和生产能力，面板尺寸不断攀升至21”× 26”(图1)。IC载板尺寸最新标准是600 mm ×600 mm(图1)，生产在制板见图2。

图1：多年来，有机载板(IC和RF)在制板的尺寸不断增加，达到了21×26”，其中600 mm×600 mm是半导体的新标准。

半导体封装行业向600毫米方形在制板的转变提供了将600毫米在制板分割为4个300毫米方形子在制板的能力，以便与传统的300毫米圆形晶圆探针测试设备一起使用。这是短期内的驱动因素(图2)。扩展关键光刻、金属沉积的工艺处理能力，以及完成600毫米在制板的其他工艺，对设备供应商提出了具有挑战性但尚可实现的目标。

图2：PLC 2.0的第一个结果是带有嵌入式芯片的完全填充在制板。（来源：Fraunhofer IZM²）

新材料

下一代IC封装正在适应多芯片架构的需求。虽然硅已满足了这一要求，但其成本和特性并不理想。玻璃和改进有机材料的出现可以满足这一需求。这一战略非常符合电子系统出现的巨大及新兴变化，例如高性能计算(high-performance computing,简称HPC)、人工智能，以及可能比人类更善于思考及驾驶的自动驾驶和电动汽车。这需要器件、封装和计算体系结构模式具有与单独晶体管缩放完全不同的愿景和策略。封装，可以被广泛地视为系统扩展，现在被视为可取代摩尔定律，可以实现更好的器件及更好的系统（图3）。

图3：封装I/O的摩尔定律意味着在过去60年中I/O的指数级发展演变（资料来源：乔治亚理工学院）

佐治亚理工大学及其行业合作伙伴正在开发符合成本、性能、功能、可靠性和小型化需求的前沿玻璃封装。在一篇技术文章中，他们介绍了关键的玻璃封装技术及其研发和商业化状况，还包括所有当前及未来的应用。该文对比了玻璃封装与硅及嵌入式封装等其他前沿技术。

下一代载板封装要求必须实现缩小互连及I/O间距的几何结构、较低的介质和较高频率的损耗，对所有这些器件所需增加的散热适应性。玻璃是理想的材料，经过多年的改进，可以满足许多不同的要求。图4显示了玻璃在制板上有机ABF膜中1µm和1.5µm线宽线距的特写。

图4：佐治亚理工大学用于HPC开发的下一代高厚径比玻璃有机膜1µm RDL

如图5所示，典型的铜柱倒装芯片键合的晶片间距为100µm,I/O密度为每平方毫米105 I/O。中国台湾台积电公司的集成扇出(integrated fan-out,简称InFO)技术可实现芯片间距为55 μm，I/O密度为每平方毫米314 I/O。

为了进一步降低接口间距，行业开发了新的互连技术，例如英特尔的EMIB(embedded multi-die interconnect bridge,简称EMIB，嵌入式多晶片互连桥)，可以实现45μm的晶片焊盘间距和每平方毫米492的I/O密度。

第一代Deca M-Series系列在封装的有源晶片之上采用了平面化结构，再加上图形化技术，与EMIB相比，实现了相同的45μm接口间距，而无需在载板中嵌入复杂的桥接芯片。

利用第二代技术，这种晶片焊盘间距可以进一步缩小到20µm，从而实现每平方毫米2518的I/O密度，增加了5倍以上。通过第二代先进的LDI和自动光学检测(AOI)设备与图形化技术相结合，为小芯片和先进异构集成所需的超高密度焊盘间距和RDL密度提供了实现途径。为了实现互连和扩散热量，需要贯穿玻璃通孔(Through-glass-vias,简称TGV)和铜柱。

图5：不同互连技术与Deca公司M系列之间的接口间距对比（资料来源：Deca Technologies,Inc.）

总结

采用650mm × 650mm在制板级扇出(PLFO)技术，可以在载体上组装4个300mm圆形或300mm方形扇出子在制板。该技术能够重新利用重构和晶片/封装级加工设备，将重点放在在制板加工上，在再分配层工艺中实现最大的成本效益。载体的使用最大限度地减少了翘曲，允许在不影响可制造性的情况下实现更多的RDL。可在较小的外形因素上完成制造流程，最大限度地减少了大尺寸板上的晶片移位考虑因素。相同的设备和基础设施也可用于后芯片PLFO或高密度、高质量的无芯载板。可根据目前使用的PLFO试生产线共享制造流程细节。针对大尺寸在制板阵列的SEMI新标准旨在降低成本，以及提高多阵列晶片载板的性能和可靠性。

玻璃封装正在成为有机和硅封装之外的下一代封装平台。已经在先芯片和后芯片的2.5D和3D架构中进行开发。佐治亚理工大学及其行业合作伙伴已经开发出制造所需的所有构建模块技术。

声明：本文转自电子时代，作者ICONNECT007，文章版权、观点归原作者所有，转载仅用于传播知识和分享信息，如有异议、意见或建议，请联系我们修改或删除，联系邮箱：kellyl@actintl.com.hk